<thead id="qyhi5"></thead>

<tr id="qyhi5"></tr>
  • <th id="qyhi5"><option id="qyhi5"></option></th>
      <th id="qyhi5"></th>

      登录 | 注册 | English

      研发工具

      首页  >  研发工具  >  V流程详细设计验证阶段  >  Modelsim — FPGA 仿真验证工具

      Modelsim — FPGA 仿真验证工具

              ModelSim 是工业界应用广泛的语言仿真器,它提供友好的调试环境,作为FPGA、ASIC 设计的RTL 级和门级电路仿真,是单一内核支持VHDL 和Verilog 混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk 技术、和单一内核仿真,编译仿真速度优越,编译的代码与平台无关,便于保护IP 核,具有个性化的图形界面和用户接口,为用户加快调试提供强有力的手段。全面支持VHDL 和Verilog 语言的IEEE 标准,以及IEEE VITAL 1076.4 - 95 标准,支持C 语言功能调用, C 的模型,基于SWIFT 的SmartModel 逻辑模型和硬件模型。

       

       

      产品介绍

      • 采用直接编译结构,编译仿真速度高
      • 单一内核无缝地进行VHDL和Verilog混合仿真
      • 与机器和版本无关,便于数据移植和库维护
      • 与机器无关的编译代码便于保护和利用IP
      • 简单易用和丰富的图形用户界面,快速全面调试
      • Tcl/Tk用户可定制仿真器
      • 完全支持VHDL/Verilog、SystemVerilog国际标准
      • 支持众多的ASIC和FPGA厂家库
      • 集成的Performance analyzer帮助分析性能瓶颈,加速仿真
      • 灵活的执行模式,Debug模式可以进行高效的调试,效率模式大幅度提高仿真速度
      • 同一波形窗口可以显示多组波形,并且能进行多种模式的波形比较(Wave Compare)
      • 先进的Signal Spy功能,可以方便地访问VHDL 或者 VHDL和Verilog 混合设计中的下层模块的信号,便于设计调试
      • 支持加密IP
      • 支持System C调试器,支持用C语言完成测试平台和模块

       

      产品特点

      • Debug&仿真分析

       

       

      • 代码覆盖率

       

       

      • Test Bench

       

       

      关于恒润
      企业简介
      企业理念
      企业资质
      新闻中心
      恒润在全球
      诚聘英才
      校园招聘
      实习生招聘
      社会招聘
      走进恒润
      常见问题
      市场活动
      在线研讨会
      线下活动
      微信课堂
      用户社区
      资料下载
      恒润月刊
      用户留言
      个人中心
      PMT留言
      相关链接
      达索公司
      IBM-中国
      联系我们
      电话:010-64840808
      邮箱:market_dept@hirain.com
      版权所有 ? 北京经纬恒润科技有限公司 京ICP备18000642号-1 京公网安备11010802017344号 网站地图 | 招聘信息 | 法律声明 | 隐私保护
      bt365亚洲版体育在线|bet356亚洲版在线体育投注-亚洲专线